Docket No.: R2180.0163/P163 (PATENT)

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Hideki Agari, et al.

Application No.: Not Yet Assigned

Group Art Unit: N/A

Filed: Concurrently Herewith

Examiner: Not Yet Assigned

For: POWER SUPPLYING METHODS AND APPARATUS THAT PROVIDE STABLE

OUTPUT VOLTAGE

## **CLAIM FOR PRIORITY AND SUBMISSION OF DOCUMENTS**

MS Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Applicant hereby claims priority under 35 U.S.C. 119 based on the following prior foreign application filed in the following foreign country on the date indicated:

Country	Application No.	Date
Japan	2002-216929	July 25, 2002

Docket No.: R2180.0163/P163

In support of this claim, a certified copy of the said original foreign application is filed herewith.

Dated: July 24, 2003

ţ

Respectfully submitted,

Mark J. Thronson

Registration No.: 33,082

DICKSTEIN SHAPIRO MORIN &

OSHINSKY LLP

2101 L Street NW

Washington, DC 20037-1526

(202) 785-9700

Attorney for Applicant

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月25日

出 願 番 号

Application Number:

特願2002-216929

[ ST.10/C ]:

[JP2002-216929]

出願人

Applicant(s):

株式会社リコー

2003年 4月25日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 184946

【提出日】 平成14年 7月25日

【あて先】 特許庁長官殿

【国際特許分類】 H02M 3/155

【発明の名称】 直流電源装置

【請求項の数】 15

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】 上里 英樹

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】 阿部 浩久

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】 吉井 宏治

【特許出願人】

【識別番号】 000006747

【住所又は居所】 東京都大田区中馬込1丁目3番6号

【氏名又は名称】 株式会社リコー

【代理人】

【識別番号】 100062144

【弁理士】

【氏名又は名称】 青山 葆

【選任した代理人】

【識別番号】 100086405

【弁理士】

【氏名又は名称】 河宮 治

## 【手数料の表示】

【予納台帳番号】 013262

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9808860

【プルーフの要否】

要

## 【書類名】 明細書

【発明の名称】 直流電源装置

## 【特許請求の範囲】

【請求項1】 直流電源からの電圧を所定の電圧に変換して出力端子から出力する直流電源装置において、

前記直流電源からの電圧を所定の第1電圧に変換して前記出力端子に出力する 第1電源回路と、

前記直流電源からの電圧を所定の第2電圧に変換して前記出力端子に出力する と共に、オンオフ制御される第2電源回路と、

## を備え、

前記第1電源回路は、前記第2電源回路のオフ制御時における前記出力端子の 電圧を検出して、前記第1電圧を出力することを特徴とする直流電源装置。

【請求項2】 前記第1電源回路は、前記検出した電圧が第1電圧になるように前記出力端子へ出力する電流を制御し、第1電圧は前記第2電圧未満であることを特徴とする請求項1記載の直流電源装置。

【請求項3】 前記第1電源回路は、

所定の基準電圧Vr1を生成して出力する第1基準電圧発生回路部と、

前記出力端子の電圧を分圧して出力する第1分圧回路部と、

入力される制御信号に応じて、前記直流電源から供給される電流の出力制御を 行う出力制御用トランジスタと、

前記第1分圧回路部からの分圧電圧Vd1が前記基準電圧Vr1になるように 該出力制御用トランジスタの動作制御を行う第1演算増幅器と、

を備えたシリーズレギュレータであることを特徴とする請求項1又は2記載の直 流電源装置。

【請求項4】 前記第2電源回路は、

所定の基準電圧Vr2を生成して出力する第2基準電圧発生回路部と、

前記出力端子の電圧を分圧して出力する第2分圧回路部と、

入力される制御信号に応じて、前記直流電源からの入力電圧を出力するスイッチングを行うスイッチングトランジスタと、

前記基準電圧Vr2と前記第2分圧回路部からの分圧電圧Vd2との差電圧を 増幅する第2演算増幅器と、

入力される制御信号に応じて作動又は作動停止を行い、作動時には該第2演算 増幅器からの出力信号に応じて前記スイッチングトランジスタのスイッチング制 御を行うと共に、作動停止時には前記スイッチングトランジスタをオフさせて遮 断状態にする制御回路部と、

前記スイッチングトランジスタからの出力信号を平滑して前記出力端子に出力する平滑回路部と、

を備えたスイッチングレギュレータであることを特徴とする請求項1、2又は3 記載の直流電源装置。

【請求項5】 前記第2電源回路は、

所定の基準電圧Vr3を生成して出力する第3基準電圧発生回路部と、

前記出力端子の電圧を分圧して出力する第3分圧回路部と、

入力される制御信号に応じて、前記直流電源から供給される電流の出力制御を 行う出力制御用トランジスタと、

前記第3分圧回路部からの分圧電圧Vd3が前記基準電圧Vr3になるように 該出力制御用トランジスタの動作制御を行う第3演算増幅器と、

を備えたシリーズレギュレータであることを特徴とする請求項1、2又は3記載 の直流電源装置。

【請求項6】 前記第1電源回路、並びに前記第2電源回路における第2基準電圧発生回路部、第2分圧回路部、第2演算増幅器及び制御回路部は、1つのICに集積されることを特徴とする請求項4記載の直流電源装置。

【請求項7】 前記第1電源回路、並びに前記第2電源回路における第2基準電圧発生回路部、第2分圧回路部、スイッチングトランジスタ、第2演算増幅器及び制御回路部は、1つのICに集積されることを特徴とする請求項4記載の直流電源装置。

【請求項8】 前記平滑回路部は、前記制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、前記第1電源回路、並びに前記第2電源回路における第2基準電圧発生回路部、第2分圧回路

部、第2演算増幅器、制御回路部及び平滑回路部の該トランジスタは、1つのI Cに集積されることを特徴とする請求項4記載の直流電源装置。

【請求項9】 前記平滑回路部は、前記制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、前記第1電源回路、並びに前記第2電源回路における第2基準電圧発生回路部、第2分圧回路部、スイッチングトランジスタ、第2演算増幅器、制御回路部及び平滑回路部の該トランジスタは、1つのICに集積されることを特徴とする請求項4記載の直流電源装置。

【請求項10】 第1電圧を出力する前記第1電源回路の出力端と前記出力端子との間に接続されたスイッチング素子を備え、該スイッチング素子は、前記第2電源回路から第2電圧が出力されている間はオフして遮断状態になることを特徴とする請求項1、2、3、4又は5記載の直流電源装置。

【請求項11】 前記スイッチング素子は、第1電源回路の前記出力端から前記出力端子への方向が順方向となるように接続されたダイオードであることを特徴とする請求項10記載の直流電源装置。

【請求項12】 前記第1電源回路、スイッチング素子、並びに前記第2電源回路における第2基準電圧発生回路部、第2分圧回路部、第2演算増幅器及び制御回路部は、1つのICに集積されることを特徴とする請求項10又は11記載の直流電源装置。

【請求項13】 前記第1電源回路、スイッチング素子、並びに前記第2電源回路における第2基準電圧発生回路部、第2分圧回路部、スイッチングトランジスタ、第2演算増幅器及び制御回路部は、1つのICに集積されることを特徴とする請求項10又は11記載の直流電源装置。

【請求項14】 前記平滑回路部は、前記制御回路部によって動作制御され フライホイールダイオードと同様の働きを行うトランジスタを備え、前記第1電 源回路、スイッチング素子、並びに前記第2電源回路における第2基準電圧発生 回路部、第2分圧回路部、第2演算増幅器、制御回路部及び平滑回路部の該トラ ンジスタは、1つのICに集積されることを特徴とする請求項10又は11記載 の直流電源装置。 【請求項15】 前記平滑回路部は、前記制御回路部によって動作制御され フライホイールダイオードと同様の働きを行うトランジスタを備え、前記第1電 源回路、スイッチング素子、並びに前記第2電源回路における第2基準電圧発生 回路部、第2分圧回路部、スイッチングトランジスタ、第2演算増幅器、制御回 路部及び平滑回路部の該トランジスタは、1つのICに集積されることを特徴と する請求項10又は11記載の直流電源装置。

## 【発明の詳細な説明】

[0001]

## 【発明の属する技術分野】

本発明は、出力電流の変動や、入力電圧の変動に対して高速に応答して出力電圧を所定の電圧で一定にすることができる、低消費電流の直流電源装置に関する

[0002]

## 【従来の技術】

近年、環境問題に対する配慮から、電気機器の省電力化が求められている。特に電池駆動による機器においてその傾向が顕著である。一般に省電力化を図る手段としては、機器で消費する電力を削減することと、電源自体の効率を向上させて無駄な電力消費を抑えることが重要である。機器で消費する電力を削減する方法の1つとして、機器が動作していない状態はスタンバイ状態として、機器内の回路動作を停止して消費電力を低減させることが一般的に行われている。しかし、機器がスタンバイ状態に移行しても、電源回路自体の効率が悪いと十分な省電力効果を期待することができなかった。

[0003]

一方、機器に使用される一般的な電源回路としては、スイッチングレギュレー タと、シリーズレギュレータがあった。

スイッチングレギュレータは、定格負荷における効率は高いが、出力電圧のリ プルや作動時のノイズが大きく、内部で消費する電力が比較的大きいため、消費 電流が小さい軽負荷に電源供給を行う場合は効率が著しく低下する。更に、出力 電圧の立ち上がり、入力電圧変動及び負荷変動に対するそれぞれの応答がやや遅 いため、出力電圧の安定度が低いという欠点があった。

[0004]

一方、シリーズレギュレータは、消費電流が大きい重負荷に電源供給を行う場合は出力制御用トランジスタで消費する電力が大きくなるため効率は低いが、出力電圧のリプルが少なく作動時のノイズも小さい。しかも、電源制御回路内部で消費する電力を小さくすることができるため、負荷電流が小さい場合はスイッチングレギュレータよりも高効率が得られる場合があった。更に、出力電圧の立ち上がり、入力電圧変動及び負荷変動に対するそれぞれの応答を早くすることも容易であり、出力電圧の安定度も高い。

[0005]

そこで、このような2つのタイプのレギュレータを両方とも備え、負荷電流に応じて、どちらか一方のレギュレータだけを使用することによって、電源回路自体の効率を向上させることができる電源装置が特開2001-197731号公報で開示されている。

[0006]

図7は、特開2001-197731号公報で開示された電源装置を示した図である。

図7において、DC-DCコンバータ66は、直列型電源回路100及びスイッチング型電源回路102を備えている。直列型電源回路100は負荷電流に関わらず電力変換効率が約70%でほぼ一定であり、スイッチング型電源回路102は、消費電流が大きい重負荷での効率は80%以上であるが、消費電流が小さい軽負荷になるほど効率が低下する特性となっている。軽負荷では直列型電源回路100を作動させ、重負荷ではスイッチング型電源回路100を作動させるように構成している。

[0007]

直列型電源回路100とスイッチング型電源回路102のPWMコントローラ 108にはそれぞれイネーブル端子(-EN)が備えられており、該イネーブル端子がローレベルになってアクティブになると、各電源回路は、あらかじめ設定された規定電圧をそれぞれ出力する。すなわち、重負荷の場合は、入力端子109

に入力されるスタンバイ信号をロー(Low)レベルにして、スイッチング型電源回路102を作動させると共に直列型電源回路100の作動を停止する。また、軽負荷の場合は、スタンバイ信号をハイ(High)レベルにして、スイッチング型電源回路102の作動を停止させると共に直列型電源回路100を作動状態にする。このようにして、軽負荷時は、効率の低下したスイッチング型電源回路102に代わって、直列型電源回路100を使用するようにしたことから、電源回路全体として効率を高めることができる。

[0008]

## 【発明が解決しようとする課題】

しかし、特開2001-197731号公報では、直列型電源回路100とスイッチング型電源回路102の両方にイネーブル端子を設け、作動及び非作動を切り換えるために、各電源回路にはイネーブル端子に入力された信号を処理するための回路が必要になって回路規模が増大すると共に、各電源回路にイネーブル信号を供給するための回路が必要になる。また、スタンバイ信号がローレベルからハイレベルに変化した場合、スイッチング型電源回路102の出力電圧が低下しても、直列型電源回路100の出力が規定の電圧まで上昇するのに時間がかかるため、共通出力端子電圧が一瞬低下するアンダーシュートが発生するという問題が考えられる。

[0009]

本発明は、上記のような問題を解決するためになされたものであり、一方の電源回路にだけイネーブル信号を出力するだけで2つの電源回路の作動及び非作動の制御を行うことができるようにすることによって、簡単な回路構成で、負荷の消費電流に応じて異なる2つの電源回路を排他的に切り換えて作動させることができる直流電源装置を得ることを目的とする。

[0010]

## 【課題を解決するための手段】

この発明に係る直流電源装置は、直流電源からの電圧を所定の電圧に変換して出力端子から出力する直流電源装置において、

前記直流電源からの電圧を所定の第1電圧に変換して前記出力端子に出力する

#### 第1電源回路と、

前記直流電源からの電圧を所定の第2電圧に変換して前記出力端子に出力する と共に、オンオフ制御される第2電源回路と、

#### を備え、

前記第1電源回路は、前記第2電源回路のオフ制御時における前記出力端子の電圧を検出して、前記第1電圧を出力するものである。

具体的には、前記第1電源回路は、前記検出した電圧が第1電圧になるように 前記出力端子へ出力する電流を制御し、第1電圧は前記第2電圧未満であるよう にした。

## [0012]

また、前記第1電源回路は、

所定の基準電圧 V r 1 を生成して出力する第1 基準電圧発生回路部と、

前記出力端子の電圧を分圧して出力する第1分圧回路部と、

入力される制御信号に応じて、前記直流電源から供給される電流の出力制御を 行う出力制御用トランジスタと、

前記第1分圧回路部からの分圧電圧Vd1が前記基準電圧Vr1になるように 該出力制御用トランジスタの動作制御を行う第1演算増幅器と、

を備えたシリーズレギュレータであるようにした。

#### [0013]

一方、前記第2電源回路は、

所定の基準電圧 V r 2 を生成して出力する第2基準電圧発生回路部と、

前記出力端子の電圧を分圧して出力する第2分圧回路部と、

入力される制御信号に応じて、前記直流電源からの入力電圧を出力するスイッチングを行うスイッチングトランジスタと、

前記基準電圧Vr2と前記第2分圧回路部からの分圧電圧Vd2との差電圧を 増幅する第2演算増幅器と、

入力される制御信号に応じて作動又は作動停止を行い、作動時には該第2演算 増幅器からの出力信号に応じて前記スイッチングトランジスタのスイッチング制 御を行うと共に、作動停止時には前記スイッチングトランジスタをオフさせて遮 断状態にする制御回路部と、

前記スイッチングトランジスタからの出力信号を平滑して前記出力端子に出力 する平滑回路部と、

を備えたスイッチングレギュレータであるようにしてもよい。

[0014]

また、前記第2電源回路は、

所定の基準電圧 Vr3を生成して出力する第3基準電圧発生回路部と、

前記出力端子の電圧を分圧して出力する第3分圧回路部と、

入力される制御信号に応じて、前記直流電源から供給される電流の出力制御を 行う出力制御用トランジスタと、

前記第3分圧回路部からの分圧電圧Vd3が前記基準電圧Vr3になるように 該出力制御用トランジスタの動作制御を行う第3演算増幅器と、

を備えたシリーズレギュレータであるようにしてもよい。

[0015]

具体的には、前記第1電源回路、並びに前記第2電源回路における第2基準電 圧発生回路部、第2分圧回路部、第2演算増幅器及び制御回路部は、1つのIC に集積されるようにした。

[0016]

また、前記第1電源回路、並びに前記第2電源回路における第2基準電圧発生 回路部、第2分圧回路部、スイッチングトランジスタ、第2演算増幅器及び制御 回路部は、1つのICに集積されるようにしてもよい。

[0017]

一方、前記平滑回路部は、前記制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、前記第1電源回路、並びに前記第2電源回路における第2基準電圧発生回路部、第2分圧回路部、第2演算増幅器、制御回路部及び平滑回路部の該トランジスタは、1つのICに集積されるようにしてもよい。

[0018]

また、前記平滑回路部は、前記制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、前記第1電源回路、並びに前記第2電源回路における第2基準電圧発生回路部、第2分圧回路部、スイッチングトランジスタ、第2演算増幅器、制御回路部及び平滑回路部の該トランジスタは、1つのICに集積されるようにしてもよい。

[0019]

また、第1電圧を出力する前記第1電源回路の出力端と前記出力端子との間に接続されたスイッチング素子を備え、該スイッチング素子は、前記第2電源回路から第2電圧が出力されている間はオフして遮断状態になるようにした。

[0020]

具体的には、前記スイッチング素子は、第1電源回路の前記出力端から前記出力端子への方向が順方向となるように接続されたダイオードであるようにした。

[0021]

また、前記第1電源回路、スイッチング素子、並びに前記第2電源回路における第2基準電圧発生回路部、第2分圧回路部、第2演算増幅器及び制御回路部は、1つのICに集積されるようにした。

[0022]

また、前記第1電源回路、スイッチング素子、並びに前記第2電源回路における第2基準電圧発生回路部、第2分圧回路部、スイッチングトランジスタ、第2演算増幅器及び制御回路部は、1つのICに集積されるようにしてもよい。

[0023]

一方、前記平滑回路部は、前記制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、前記第1電源回路、スイッチング素子、並びに前記第2電源回路における第2基準電圧発生回路部、第2分圧回路部、第2演算増幅器、制御回路部及び平滑回路部の該トランジスタは、1つのICに集積されるようにしてもよい。

[0024]

また、前記平滑回路部は、前記制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、前記第1電源回路、スイ

ッチング素子、並びに前記第2電源回路における第2基準電圧発生回路部、第2 分圧回路部、スイッチングトランジスタ、第2演算増幅器、制御回路部及び平滑 回路部の該トランジスタは、1つのICに集積されるようにしてもよい。

[0025]

## 【発明の実施の形態】

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。 第1の実施の形態。

図1は、本発明の第1の実施の形態における直流電源装置の構成例を示したブロック図である。

図1において、直流電源装置1の入力端子INには電池等の直流電源7からの電圧Vbatが入力されており、直流電源装置1の出力端子OUTには負荷8が接続されている。直流電源装置1は、入力された電圧Vbatから所定の定電圧を生成して負荷8に出力する。

[0026]

直流電源装置1は、入力された電圧Vbatから所定の定電圧Vaを生成して出力端子OUTに出力する第1電源回路2と、入力された電圧Vbatから所定の定電圧Vbを生成して出力端子OUTに出力する第2電源回路3と、コンデンサ4とを備えている。入力端子INと出力端子OUTとの間には、第1電源回路2及び第2電源回路3が並列に接続されており、出力端子OUTと接地電圧との間にコンデンサ4が接続されている。

[0027]

第1電源回路2は、消費電流の小さい負荷である軽負荷に定電圧を供給する場合に効率の高い電源回路であり、第2電源回路3は、消費電流の大きい負荷である重負荷に定電圧を供給する場合に高効率であるが、軽負荷に定電圧を供給する場合は効率が低下する電源回路である。第1電源回路2は、出力端子OUTの電圧Voの検出を行い、該電圧Voが所定の定電圧Vaになるように作動する。また、第1電源回路2は、第2電源回路3が出力端子OUTに電圧を出力していない場合は、出力端子OUTの電圧Voが低下したことを検知して、出力端子OUTへ所定の定電圧Vaを出力する。

[0028]

第2電源回路3は、制御信号入力端に外部から入力される制御信号Scに応じて作動し、例えば制御信号Scがロー(Low)レベルの場合は作動状態となって所定の定電圧Vbを生成して出力する。また、第2電源回路3は、制御信号Scがハイ(High)レベルの場合は作動を停止して非作動となり、出力端子〇UTへの電圧の出力を停止すると共に、第2電源回路3自体の消費電力をほとんど消費しない程度に低減する。

[0029]

このように、第1電源回路2は、第2電源回路3の出力電圧を検知して、出力端子OUTに電圧を出力するか否かを制御するようにしたことから、第1電源回路2には作動又は非作動に切り換えるための制御信号が不要であり、このため、回路規模の縮小ができ小型化及びコストダウンを図ることができる。なお、コンデンサ4は、第1電源回路2及び第2電源回路3からの各出力電圧のリプル除去や、負荷8への出力電流の変動に対する第1電源回路2及び第2電源回路3の応答の遅れによる出力電圧Vの変動を抑える働きを有する。更に、コンデンサ4は、第2電源回路3が非作動になり、出力電圧Vのが低下して、第1電源回路2から電圧が出力されるまでの間に、出力電圧Vのにアンダーシュートが発生しないように出力電圧Vのを保持する機能を併せ持っている。

[0030]

図2は、第1電源回路2の回路例を示した回路図である。

図2における第1電源回路2は、所定の基準電圧Vr1を生成して出力する基準電圧発生回路部11と、出力電圧Voを分圧して出力する抵抗12及び13からなる分圧回路部14と、ゲートに入力される電圧に応じた電流を出力端子OUTに出力するPチャネル型MOSトランジスタ(以下、PMOSトランジスタと呼ぶ)からなる出力制御用トランジスタ15と、分圧回路部14で生成された分圧電圧Vd1が基準電圧Vr1になるように該出力制御用トランジスタ15の動作制御を行う演算増幅器16とで構成されている。

[0031]

出力電圧Voは、分圧回路部14で分圧され、該分圧電圧Vd1と基準電圧V

r 1との差電圧を演算増幅器 1 6で増幅して出力制御用トランジスタ 1 5のゲートに出力される。このように、演算増幅器 1 6 は、出力制御用トランジスタ 1 5 の動作制御を行って、出力電圧 V o が所望の電圧で一定になるようにしている。なお、基準電圧発生回路部 1 1 は第 1 基準電圧発生回路部を、分圧回路部 1 4 は 第 1 分圧回路部を、演算増幅器 1 6 は第 1 演算増幅器をそれぞれなしている。

[0032]

図3は、第2電源回路3の回路例を示した回路図である。

図3における第2電源回路3は、直流電源7から入力された電圧Vbatを出力するスイッチングを行うPMOSトランジスタからなるスイッチングトランジスタ21と、該スイッチングトランジスタ21からの出力信号を平滑して出力端子OUTに出力する平滑回路部22とを備えている。

[0033]

更に、第2電源回路3は、所定の基準電圧Vr2を生成して出力する基準電圧発生回路部23と、出力端子OUTから出力される電圧Voを分圧して分圧電圧Vd2を生成し出力する抵抗24及び25からなる分圧回路部26と、基準電圧Vr2に対する分圧電圧Vd2の差電圧を増幅して出力する演算増幅器27と、該演算増幅器27からの出力信号に応じて前記スイッチングトランジスタ21のスイッチング制御を行う制御回路部28とを備えている。なお、基準電圧発生回路部23は第2基準電圧発生回路部を、分圧回路部26は第2分圧回路部を、演算増幅器27は第2演算増幅器をそれぞれなしている。

[0034]

出力電圧Voは分圧回路部26で分圧され、該分圧電圧Vd2と基準電圧Vr2との差電圧を演算増幅器27で増幅する。演算増幅器27及び制御回路部28には、制御信号Scがそれぞれ入力されており、演算増幅器27及び制御回路部28は、制御信号Scがローレベルの場合は作動状態となり、制御信号Scがハイレベルの場合は作動停止状態になりスイッチングトランジスタ21はオフして遮断状態になって、出力端子OUTへの電圧の出力を停止すると共に、第2電源回路3自体の消費電力はほとんど消費しない程度に低減する。

[0035]

制御回路部28は、例えば三角波のパルス信号を発生させる発振回路とコンパレータとを備え、該発振回路の出力信号と演算増幅器27の出力信号の各電圧を該コンパレータで比較し、コンパレータは、該比較結果に応じてスイッチングトランジスタ21のオン時間を制御する。スイッチングトランジスタ21から出力された信号は、フライホイールダイオードをなすダイオードD1、コイルL1及びコンデンサC1からなる平滑回路部22で平滑されて出力端子OUTへ出力される。

[0036]

このような構成において、第1電源回路2の出力電圧Vo1は、第2電源回路3の出力電圧Vo2よりも少し小さくなるように設定されている。例えば、出力電圧Vo1を1.8 V、出力電圧Vo2を1.9 Vになるように第1電源回路2及び第2電源回路3がそれぞれ設定されている。ここで、制御信号Scがローレベルで、第2電源回路3が作動し、出力電圧Vo2及び出力端子〇UTの電圧Voがそれぞれ1.9 Vになっている。一方、第1電源回路2では、出力電圧Voの電圧を1.8 Vまで低下させるように帰還が働き、演算増幅器16は、出力制御用トランジスタ15のゲート電圧を上昇させる。しかし、出力電圧Voは、第2電源回路3の出力電圧1.9 Vで固定されているため、演算増幅器16は、出力制御用トランジスタ15をオフさせ、第1電源回路2からの電圧出力は停止する

[0037]

次に、制御信号Scがハイレベルになると、第2電源回路3は非作動となり、第2電源回路3からの出力端子OUTへの電圧出力が停止し、出力端子OUTの電圧が低下する。出力端子OUTの電圧が低下して1.8V未満になると、第1電源回路2の帰還ループが機能し、第1電源回路2は、出力端子OUTの電圧Voを1.8Vに固定する。このように、第1電源回路2の出力電圧Vo1を、第2電源回路3の出力電圧Vo2よりも少し小さくなるように設定することで、第1電源回路2に特別な制御入力端子を追加することなく、第1電源回路2における出力電圧の出力制御を行うことができる。

[0038]

また、図1~図3において、第1電源回路2、並びに第2電源回路3の基準電圧発生回路部23、分圧回路部26、演算増幅器27及び制御回路部28を1つのICに集積しており、場合によってはスイッチングトランジスタ21を含めて1つのICに集積するようにしてもよい。また、図3のダイオードD1の代わりにNMOSトランジスタ31を使用してもよく、このようにした場合、図3の第2電源回路3は、図4のようになる。なお、図4では、図1と同じものは同じ符号で示しており、その説明を省略する。また、フライホイールダイオードの代わりに制御回路部28によって動作制御されるNMOSトランジスタ31を使用することは公知であり、ここではその動作の説明を省略する。図4のようにした場合、第1電源回路2、基準電圧発生回路部23、分圧回路部26、演算増幅器27、制御回路部28及びNMOSトランジスタ31は、1つのICに集積することができ、場合によってはスイッチングトランジスタ21を含めて1つのICに集積するようにしてもよい。

## [0039]

一方、前記説明では第2電源回路3がスイッチングレギュレータである場合を 例にして説明したが、第2電源回路3がシリーズレギュレータであってもよく、 この場合図1の第2電源回路3は、図5のようになる。

図5において、第2電源回路3は、所定の基準電圧Vr3を生成して出力する 基準電圧発生回路部35と、出力電圧Voを分圧して出力する抵抗36及び37 からなる分圧回路部38と、出力制御用トランジスタ39と、分圧回路部38で 生成された分圧電圧Vd3が基準電圧Vr3になるように該出力制御用トランジスタ39の動作制御を行う演算増幅器40とで構成されている。なお、基準電圧 発生回路部35は第3基準電圧発生回路部を、分圧回路部38は第3分圧回路部 を、演算増幅器40は第3演算増幅器をそれぞれなしている。

#### [0040]

出力電圧Voは、分圧回路部38で分圧され、該分圧電圧Vd3と基準電圧Vr3との差電圧を演算増幅器40で増幅して出力制御用トランジスタ39のゲートに出力される。このように、演算増幅器40は、出力制御用トランジスタ39の動作制御を行って、出力電圧Voが所望の電圧で一定になるようにしている。

演算増幅器40には、制御信号Scが入力されており、演算増幅器40は、制御信号Scがローレベルの場合は作動状態となり、制御信号Scがハイレベルの場合は作動停止状態になって、出力制御用トランジスタ39はオフして遮断状態になり、出力端子〇UTへの電圧の出力を停止すると共に、第2電源回路3自体の消費電力はほとんど消費しない程度に低減する。

このような構成の第2電源回路3を使用した場合、第1電源回路2及び第2電源回路3は1つのICに集積するようにしてもよい。

[0041]

このように、本第1の実施の形態における直流電源装置は、消費電流の小さい 負荷である軽負荷に電源を供給する場合に効率の高い第1電源回路2と、消費電 流の大きい負荷である重負荷に電源を供給する場合に高効率であるが、軽負荷に 電源を供給する場合は効率が低下する第2電源回路3とを入力端子INと出力端 子OUTとの間に並列に接続し、第1電源回路2は、第2電源回路3の出力電圧 を検知して、出力端子OUTに電圧を出力するか否かを制御するようにした。こ のことから、第1電源回路2には作動又は非作動に切り換えるための制御信号を 不要にすることができるため、回路規模の縮小ができ小型化及びコストダウンを 図ることができる。

[0042]

第2の実施の形態.

前記第1の実施の形態では、第2電源回路3から所定の電圧が出力されている間は、第1電源回路2の出力制御用トランジスタ15をオフさせて遮断状態にしていたが、第1電源回路2と出力端子OUTとの間にスイッチング素子を設け、第2電源回路3から所定の電圧が出力されている間は、該スイッチング素子をオフさせて遮断状態にし、第2電源回路3から所定の電圧が出力されていない間は、該スイッチング素子をオンさせて第1電源回路2の出力電圧を出力端子OUTに出力するようにしてもよく、このようにしたものを本発明の第2の実施の形態とする。

[0043]

図6は、本発明の第2の実施の形態における直流電源装置の構成例を示したブ

ロック図である。なお、図6では、図1と同じものは同じ符号で示しており、こ こではその説明を省略すると共に図1との相違点のみ説明する。

図6における図1との相違点は、第1電源回路2の出力端と出力端子OUTとの間にスイッチング素子をなすダイオード45を設けたことにある。これに伴って、図1の直流電源装置1を直流電源装置1aにした。

直流電源装置1 a は、第1電源回路2と、第2電源回路3と、コンデンサ4と、ダイオード45とを備えている。入力端子INと出力端子OUTとの間には、第1電源回路2及びダイオード45の直列回路と第2電源回路3とが並列に接続されており、出力端子OUTと接地電圧との間にコンデンサ4が接続されている

## [0044]

このような構成において、第2電源回路3の出力電圧Vo2が1.9Vに設定されている場合を例にして説明する。

制御信号S c がローレベルの場合は、第2電源回路3 が作動し、出力端子O U T の電圧V o が 1.9 V になっている。また、第1 電源回路2 から電圧が出力されているが、出力電圧V o 1 が、電圧V o (=1.9 V) にダイオード4 5 の順方向電圧V t h (=約0.6 V) を加えた値以下であれば、出力電圧V o 1 は出力端子O U T に出力されることはない。例えば、出力電圧V o 1 を 2.4 V に設定すると、第2 電源回路3 が作動中は、出力電圧V o 1 が出力端子O U T に出力されることはない。

#### [0045]

次に、制御信号Scがハイレベルになると、第2電源回路3は非作動となり、 出力電圧Voが低下する。出力端子〇UTの電圧Voが1.8 V未満になると、 ダイオード45が順バイアスとなり出力電圧Vo1が出力端子〇UTに出力され るようになる。なお、前記ダイオード45にショットキバリアダイオード等のよ うなしきい値電圧Vthが小さいダイオードを使用することによって、ダイオー ド45の順方向電圧が減少した分だけ電源効率を高めることができる。

#### [0046]

また、図6において、第1電源回路2、ダイオード45並びに第2電源回路3

の基準電圧発生回路部23、分圧回路部26、演算増幅器27及び制御回路部28を1つのICに集積しており、場合によっては第2電源回路3のスイッチングトランジスタ21を含めて1つのICに集積するようにしてもよい。また、図4で示した場合と同様に、第2電源回路3のダイオードD1の代わりにNMOSトランジスタ31を使用してもよい。このようにした場合、第1電源回路2、ダイオード45、基準電圧発生回路部23、分圧回路部26、演算増幅器27、制御回路部28及びNMOSトランジスタ31は、1つのICに集積することができ、場合によってはスイッチングトランジスタ21を含めて1つのICに集積するようにしてもよい。

[0047]

一方、図5で示した場合と同様に、第2電源回路3がシリーズレギュレータをなしている場合であってもよく、この場合、第1電源回路2、ダイオード45及び第2電源回路3は1つのICに集積するようにしてもよい。

[0048]

このように、本第2の実施の形態における直流電源装置は、第2電源回路3の 非作動中に第1電源回路2が出力端子OUTに出力する電圧Vo1を、第2電源 回路3が作動中に第2電源回路3が出力端子OUTに出力する電圧Vo2よりも 小さく設定することによって、第1電源回路2には特別な制御入力端子を追加す ることなく、第1電源回路2の出力電圧Vo1の出力/非出力を制御することが できる。

[0049]

更に、第2電源回路3が作動中であっても、第1電源回路2は常に出力電圧Vo1を生成して出力しているため、第2電源回路3が非作動になって第1電源回路2から出力端子OUTに電圧Vo1が出力される変化点でも、前記第1の実施の形態で説明したような出力電圧Voに発生するアンダーシュートを抑制することができ、負荷8に並列に接続されているコンデンサ4の容量を小さくすることができる。

[0050]

なお、前記第1及び第2の各実施の形態では、制御素子として PMOSトラン

ジスタを使用した場合を例にして説明したが、該PMOSトランジスタの代わりに、Nチャネル型MOSトランジスタや接合型の電界効果トランジスタを使用してもよく、バイポーラトランジスタのPNPトランジスタやNPNトランジスタを使用することも可能である。

[0051]

## 【発明の効果】

上記の説明から明らかなように、本発明の直流電源装置によれば、第2電源回路に制御信号を入力するだけで、負荷に供給する電源回路を第1電源回路と第2電源回路のいずれか一方に切り換えることができるため、制御信号を第1電源回路に供給するための回路、及び第1電源回路の制御信号処理回路が不要となり、回路の簡素化及び小型化を図ることができ、コストダウンを図ることができる。

[0052]

また、第1電源回路は、消費電流の小さい負荷である軽負荷に電源を供給する場合に効率の高い電源回路、例えばシリーズレギュレータであり、第2電源回路3は、消費電流の大きい負荷である重負荷に電源を供給する場合に高効率であるが、軽負荷に電源を供給する場合は効率が低下する電源回路、例えばスイッチングレギュレータであり、負荷の消費電流に応じて第1電源回路及び第2電源回路のいずれ一方を排他的に作動させるようにしたことから、電力変換効率を高めることができると共に省電力化を図ることができる。

[0053]

更に、第1電源回路の出力端と直流電源装置の出力端子との間にスイッチング素子を挿入したことから、第1電源回路と第2電源回路との切り換え時に発生する直流電源装置の出力電圧のアンダーシュートを低減することができ、該出力端子に接続するコンデンサの小型化を図ることができる。

#### 【図面の簡単な説明】

- 【図1】 本発明の第1の実施の形態における直流電源装置の構成例を示したブロック図である。
  - 【図2】 図1の第1電源回路2の回路例を示した回路図である。
  - 【図3】 図1における第2電源回路3の回路例を示した回路図である。


- 【図4】 図1における第2電源回路3の他の回路例を示した回路図である
- 【図5】 図1における第2電源回路3の他の回路例を示した回路図である
- 【図6】 本発明の第2の実施の形態における直流電源装置の構成例を示したブロック図である。
  - 【図7】 従来の直流電源装置の構成例を示したブロック図である。

【符号の説明】


- 1, 1 a 直流電源装置
- 2 第1電源回路
- 3 第2電源回路
- 4 コンデンサ
- 7 直流電源
- 8 負荷
- 11,23,35 基準電圧発生回路部
- 14, 26, 38 分圧回路部
- 15,39 出力制御用トランジスタ
- 16, 27, 40 演算增幅器
- 21 スイッチングトランジスタ
- 22 平滑回路部
- 28 制御回路部
- 45 ダイオード

【書類名】 図面


【図1】




【図2】




[図3]




【図4】




【図5】



# 【図6】



【図7】



## 【書類名】 要約書

## 【要約】

【課題】 簡単な回路構成で、負荷の消費電流に応じて異なる2つの電源回路を排他的に切り換えて作動させることができる直流電源装置を得る。

【解決手段】 消費電流の小さい負荷である軽負荷に電源を供給する場合に 効率の高い第1電源回路2と、消費電流の大きい負荷である重負荷に電源を供給 する場合に高効率であるが、軽負荷に電源を供給する場合は効率が低下する第2 電源回路3とを入力端子INと出力端子OUTとの間に並列に接続し、第1電源 回路2は、第2電源回路3の出力電圧を検知して、出力端子OUTに電圧を出力 するか否かを制御するようにした。

【選択図】 図1

## 出願人履歴情報

識別番号

[000006747]

1. 変更年月日 2002年 5月17日

[変更理由]

住所変更

住 所

東京都大田区中馬込1丁目3番6号

氏 名

株式会社リコー